Sie sind hier

Share page with AddThis
19.03.2019

Pilotinnovationswettbewerb „Energieeffizientes KI-System“

Beschleunigung der Innovationsdynamik Deutschlands im Bereich der KI-Hardware

Stichtag:
 17.06.2019

Förderziel ist die Beschleunigung der Innovationsdynamik Deutschlands im Bereich der KI-Hardware durch die Umsetzung neuartiger Hardware-Konzepte mit dazugehörigen Software-Komponenten, die geeignet sind, den Energieverbrauch von KI-Systemen erheblich zu senken. Ein hohes Potenzial des Lösungsvorschlags zur Effizienzsteigerung ist erwünscht, es soll jedoch im Verhältnis zum wissenschaftlich/technischen Risiko bei der Umsetzung stehen.

Zuwendungszweck ist ein Wettbewerb, in dem Hochschulen und Forschungseinrichtungen, die in parallel laufenden Vorhaben verschiedene Rechnerarchitekturen zur möglichst effizienten Klassifikation vorgegebener Daten erarbeiten, in einem Demonstrator umsetzen und diesen in einer Leistungsmessung vergleichen. Die Aufgabe besteht in der Erkennung und Klassifizierung von hochaufgelösten Daten. Trainingsdaten zum Anlernen eines neuronalen Netzwerkes werden zum Projektstart gestellt.

Es sind grundlegend zwei Lösungswege möglich, die sich im Detail wie folgt unterscheiden:

  • Systemlösung auf Basis eines Field Programmable Gate Array (FPGA)
    Im Wettbewerb wird ein Demonstrator-System auf Basis eines FPGA erarbeitet, welches die vorgegebene Aufgabe möglichst effizient löst. Die Evaluation erfolgt durch Messung der aufgenommenen Energie bei Lösung der vorge­gebenen Aufgabe.
  • Lösung auf Basis eines anwendungsspezifischen integrierten Schaltkreises (ASIC)
    Im Wettbewerb wird entweder ein bestehendes ASIC-Design angepasst oder ein neues ASIC-Design erstellt und mit Hilfe des jeweiligen Process Design Kits (PDK) eine Layout-Synthese in einer vorgegebenen Zieltechnologie durchgeführt.

Gefördert werden Einzelvorhaben oder Verbünde aus bis zu zwei Partnern aus Hochschulen und außeruniversitären Forschungseinrichtungen. Die zum Stichtag eingereichten Projektskizzen werden von einem Gutachtergremium geprüft, wobei bis zu zehn Vorschläge ausgewählt werden. Diese werden in einer geförderten Wettbewerbsphase von zwölf Monaten parallel an der Umsetzung ihrer Vorschläge in den Kategorien FPGA-System und ASIC-Design arbeiten.

Antragsberechtigt sind Hochschulen und außeruniversitäre Forschungseinrichtungen, die im Rahmen der aufgrund dieser Richtlinie geförderten Vorhaben im nicht-wirtschaftlichen Bereich tätig sind. Übt eine antragsberechtigte Einrichtung darüber hinaus auch wirtschaftliche Tätigkeiten aus, muss sie über deren Finanzierung, Kosten und Erlöse getrennt Buch führen, um die Verwendung der im Rahmen dieser Richtlinie gewährten Zuwendung für den nicht-wirtschaftlichen Bereich nachweisen zu können. Die Zuwendungen werden im Wege der Projektförderung gewährt. Die Förderung nach dieser Richtlinie erfolgt in Form von nicht rückzahlbaren Zuschüssen.

Um die Wettbewerbsdurchführung zielgerichtet vorbereiten zu können, ist eine Registrierung interessierter Teilnehmer erforderlich. In der zweiten Verfahrensstufe ist über das Förderportal des Bundes beim BMBF bis zum Stichtag 17. Juni 2019 zunächst eine Projektskizze in deutscher Sprache einzureichen. Berücksichtigt werden nur Skizzen von Teilnehmern, die sich im Vorfeld der Einreichung für den Wettbewerb registriert haben.